



Europäisches
Patentamt

European
Patent Office

Office européen
des brevets

12 AUG 2003 / IB 03 / 00543

05.03.03

REC'D 21 MAR 2003

WIPO

PCT

Bescheinigung

Certificate

Attestation

Die angehefteten Unterla-
gen stimmen mit der
ursprünglich eingereichten
Fassung der auf dem näch-
sten Blatt bezeichneten
europäischen Patentanmel-
dung überein.

The attached documents
are exact copies of the
European patent application
described on the following
page, as originally filed.

Les documents fixés à
cette attestation sont
conformes à la version
initialement déposée de
la demande de brevet
européen spécifiée à la
page suivante.

Patentanmeldung Nr. Patent application No. Demande de brevet n°

02290430.4

**PRIORITY
DOCUMENT**

SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

PRIORITY

Der Präsident des Europäischen Patentamts;
Im Auftrag

For the President of the European Patent Office

Le Président de l'Office européen des brevets
p.o.

R C van Dijk

BEST AVAILABLE COPY



Europäisches
Patentamt

European
Patent Office

Office européen
des brevets

**Blatt 2 der Bescheinigung
Sheet 2 of the certificate
Page 2 de l'attestation**

Anmeldung Nr.:
Application no.:
Demande n°: 02290430.4

Anmeldetag:
Date of filing:
Date de dépôt: 21/02/02

Anmelder:
Applicant(s):
Demandeur(s):
Koninklijke Philips Electronics N.V.
5621 BA Eindhoven
NETHERLANDS

Bezeichnung der Erfindung:
Title of the invention:
Titre de l'invention:

Proc-d- de r-alisation de moyens de connexion -lectrique de dimensions ultimes et dispositif
comprenant de tels moyens de connexion

In Anspruch genommene Priorität(en) / Priority(ies) claimed / Priorité(s) revendiquée(s)

Staat:
State:
Pays:

Tag:
Date:
Date:

Aktenzeichen:
File no.
Numéro de dépôt:

Internationale Patentklassifikation:
International Patent classification:
Classification internationale des brevets:

/

Am Anmeldetag benannte Vertragsstaaten:
Contracting states designated at date of filing:
Etats contractants désignés lors du dépôt:

AT/BE/CH/CY/DE/DK/ES/FI/FR/GB/GR/IE/IT/LI/LU/MC/NL/PT/SE/TR

Bemerkungen:
Remarks:
Remarques:

TITRE INITIAL DE L'INVENTION: VOIR PAGE 1 DE LA DESCRIPTION.

"PROCÉDÉ DE RÉALISATION DE MOYENS DE CONNEXION ÉLECTRIQUE DE DIMENSIONS ULTIMES ET DISPOSITIF COMPRENANT DE TELS MOYENS DE CONNEXION"

Description

5

Domaine technique

La présente invention concerne un procédé de réalisation de moyens de connexion électrique de dimensions ultimes et un dispositif comprenant de tels moyens de connexion. On entend par dimensions ultimes des dimensions inférieures à celles accessibles par les techniques de photolithographie usuellement mises en œuvre pour fixer le motif et les dimensions des composants ou des circuits de microélectronique. On considère, par exemple, qu'une partie d'un composant présente une dimension ultime lorsque au moins l'une de ses dimensions, par exemple, une longueur, une largeur ou un diamètre, est inférieure à 0,1 μm .

L'invention trouve des applications dans la réalisation de circuits électroniques et notamment dans la réalisation de circuits CMOS (circuits de type métal-oxyde-semiconducteur complémentaires) fortement intégrés. Elle peut notamment être mise à profit pour la réalisation de moyens de connexion tels qu'une prise de contact, une piste conductrice ou une connexion inter-couches.

20

Etat de la technique antérieure.

Dans le domaine de la microélectronique, la réalisation de prises de contact comprend le dépôt d'une couche de matériau conducteur qui vient en contact électrique avec une partie d'un composant ou d'un circuit. Cette couche est ensuite mise en forme par des techniques, connues en soi, de photolithographie.

25

Le document japonais JP-A-10150104 décrit un procédé de formation d'un trou de contact. Le trou est tapissé d'une couche de silicium polycristallin qui en réduit le diamètre. Cette couche est ensuite oxydée. Ce document, bien que prévoyant de réduire le diamètre d'un trou de contact, ne permet pas de réduire de façon très sensible l'encombrement général du contact à la surface du substrat. Par ailleurs, l'étape d'oxydation de la couche de silicium polycristallin implique des contraintes préjudiciables à des composants éventuellement formés au préalable dans le substrat. En effet, l'étape d'oxydation de la couche de silicium polycristallin requiert un traitement thermique qui peut endommager ou modifier les caractéristiques des composants. Des détériorations peuvent se produire sous l'effet de la température mais aussi sous l'effet de dilatations différentielles et de contraintes mécaniques qui en résultent.

30

35

Les contraintes engendrées par les étapes de procédé mises en œuvre conduisent ainsi à une incertitude sur les caractéristiques et le comportement final des composants et nuisent à la reproductibilité de leur fabrication.

Exposé de l'invention.

L'invention a pour objet de proposer un procédé de réalisation de moyens de connexion permettant d'augmenter sensiblement la densité d'intégration de circuits électroniques sur un substrat, en réduisant leur encombrement.

Un objet de l'invention est en particulier de réduire les dimensions des moyens de connexion à des valeurs égales ou inférieures aux limites imposées par les techniques de photolithographie.

Un objet de l'invention est encore de proposer un procédé dont la mise en œuvre est fiable, économique et reproductible.

Enfin, un objet de l'invention est de proposer un dispositif à circuit intégré dont le procédé de réalisation conduit aux avantages indiqués ci-dessus.

Les problèmes techniques, énoncés plus haut, sont résolus au moyen d'un procédé selon la revendication 1. Grâce aux dispositions combinées des étapes d et f du procédé, on obtient des moyens de connexion encastrés, dont au moins une dimension est égale à une dimension de l'ouverture, diminuée de l'épaisseur de l'espaceur latéral. Lorsque la dimension de l'ouverture est voisine d'une dimension de gravure ultime des techniques de photolithographie, la dimension correspondante des moyens de connexion est finalement inférieure à cette limite. Le traitement de gravure de l'étape f, permet d'obtenir une surface plane de sorte que le matériau conducteur affleure au bord des gorges. Le, ou éventuellement, les matériaux conducteurs retenus sont de préférence des métaux, par exemple du cuivre ou de l'aluminium.

Le procédé de l'invention peut être mis en œuvre pour la réalisation de différents types de moyens de connexion. Un premier exemple en sont les plots de contact. De tels plots sont en contact électrique avec des parties actives du substrat, c'est-à-dire des parties qui comportent des composants. Pour la réalisation des plots de contact, la couche de matériau diélectrique intercalaire est gravée de part en part pour mettre à nu le substrat au fond des ouvertures. Les ouvertures se présentent alors sous la forme de puits d'accès, par exemple. Des puits traversant une couche intercalaire diélectrique peuvent aussi être prévus simplement pour connecter entre-elles deux couches ou deux parties de couches conductrices situées de part et d'autre de la couche intercalaire.

Les moyens de connexion peuvent aussi se présenter sous la forme de pistes d'interconnexion reliant différentes parties d'un circuit entre elles ou reliant différents plots de contact entre eux. Pour la réalisation des pistes, on grave, dans la couche intercalaire, des gorges dont le tracé correspond au tracé souhaité pour les pistes. Les gorges ne traversent pas nécessairement la couche intercalaire de part en part.

L'invention concerne également un dispositif à circuit intégré comprenant des moyens de connexion encastrés dans des ouvertures d'une couche de réception, et affleurant à un bord des ouvertures, dans lequel les ouvertures présentent des flancs tapissés d'espaces latéraux isolants. Un tel dispositif peut être obtenu par le procédé indiqué ci-dessus. Selon un aspect particulier de la réalisation du dispositif, les moyens de connexion peuvent comporter des motifs avec au moins une dimension inférieure à 0,1 μm .

D'autres caractéristiques et avantages de l'invention ressortiront de la description qui suit, en référence aux figures schématiques représentées selon une échelle non uniforme. Cette description est donnée à titre purement illustratif et non limitatif.

Brève description des figures.

La figure 1 est une vue en coupe d'une partie d'un substrat et illustre une première étape d'un procédé de réalisation de moyens de connexion ;

Les figures 2, 3 et 4 sont des vues en coupes de la partie de substrat de la figure 1 et illustrent la préparation d'une couche de matériau diélectrique pour la réception d'un matériau conducteur électrique ; et

Les figures 5 et 6 sont des vues en coupes de la partie de substrat de la figure 4 et illustrent une mise en forme du matériau conducteur électrique.

Description de modes de mise en œuvre de l'invention

La référence 10 de la figure 1 désigne un substrat, tel que, par exemple, un substrat de silicium, dans lequel sont formés des composants. Par simplification, les composants ne sont pas représentés. A titre d'exemple, on a simplement représenté une zone dopée 12, qui peut être considérée comme une zone active de composant ou comme une partie de composant, sur laquelle on souhaite effectuer une prise de contact dans cet exemple.

Une première opération, illustrée par la figure 1, comprend le recouvrement du substrat par une première couche 14, désignée par couche de matériau "intercalaire" 14 dans la suite du texte. De façon plus précise, la couche de matériau intercalaire recouvre la face du substrat à laquelle affleure la zone dopée 12. Il s'agit, par exemple d'une couche d'isolant inter-métal (IMD) telle qu'une couche de verre, d'oxyde de silicium ou d'un matériau diélectrique dont la liste n'est pas limitative. Sur la couche intercalaire 14, on forme un masque de gravure 16 avec une ou plusieurs fenêtres 18. Il s'agit, par exemple, d'un masque de résine photosensible. Les fenêtres 18 fixent l'emplacement ou le tracé des moyens de connexion que l'on souhaite réaliser. Dans l'exemple de la figure 1, la fenêtre 18 se situe à l'aplomb de la zone dopée 12. La fenêtre 18 présente une dimension, et plus précisément un diamètre D supérieur aux dimensions ultimes de

photolithographie qui sont de l'ordre de 0,1-0,14 μm . La dimension D est, par exemple, de 0,2 μm ou plus, et ne génère donc pas de difficulté de résolution de lithographie.

Une étape suivante est illustrée par la figure 2. Elle comprend la formation par gravure d'une ou de plusieurs ouvertures 20 correspondant aux fenêtres 18. Une seule ouverture 20 est représentée pour des raisons de simplification. Elle présente au moins une dimension, et en l'occurrence un diamètre D équivalent à celui de la fenêtre 18. La gravure est, par exemple, une gravure anisotrope sélective avec arrêt de gravure sur le substrat 10. Le fait d'utiliser le substrat comme couche d'arrêt de gravure permet de mettre à nu la zone dopée 12 sur laquelle on souhaite réaliser une prise de contact.

La figure 3 illustre l'étape de garniture des ouvertures 20. Une couche de matériau de garniture 22 est déposée de façon conforme sur le substrat de façon à former une couche substantiellement uniforme pour tapisser la surface de la couche intercalaire 14, le fond de l'ouverture 20 et notamment les flancs de la couche intercalaire 14 dans l'ouverture 20. La couche de matériau de garniture 22 est, par exemple une couche réalisée par dépôt d'un oxyde ou, de préférence, une couche à faible constante diélectrique k. On entend par couche à faible constante diélectrique une couche dont la constante diélectrique k est telle que : $1 < k < 3,5$. Le dépôt d'une telle couche n'implique pas de traitement thermique, par exemple comme il était nécessaire pour réaliser une étape d'oxydation thermique dans l'état de la technique. Donc, selon l'invention, le dépôt de la couche de garniture 22 n'engendre pas de contraintes dans le circuit ou le substrat.

A titre de comparaison, un oxyde thermique, comme utilisé dans l'état de la technique, et qui n'est donc pas retenu ici pour les raisons de contraintes thermiques expliquées précédemment, présente une constante diélectrique de l'ordre de 4. Parmi les matériaux à faible constante diélectrique on peut citer, par exemple, le verre fluoré, le verre liquide déposé à la tournette ou encore l'oxyde de silicium carboné. D'autres matériaux, tels que les matériaux isolants poreux, peuvent également convenir. Ainsi, le procédé de fabrication selon l'invention n'engendre pas de contraintes. Il est particulièrement important de ne pas soumettre le substrat (en anglais wafer) à des contraintes. Ce substrat reçoit à sa surface plusieurs centaines de circuits intégrés qui sont ensuite séparés par découpe. Si des contraintes affectent le substrat à cause du procédé de fabrication, alors ces contraintes font que les performances des circuits intégrés sont différentes au centre et en périphérie du substrat, ce qui abaisse considérablement le rendement industriel.

Une opération suivante est illustrée par la figure 4. Il s'agit d'une gravure de type anisotrope qui est poursuivie jusqu'à l'élimination de toutes les parties de la couche de garniture 22 qui sont parallèles à la face principale du substrat à l'exception des parties de couche de garniture 22 qui tapisse les flancs de l'ouverture 20. Plus précisément, par exemple, une gravure sèche est prévue pour éliminer le matériau de garniture au fond de

l'ouverture 20 et en surface de la couche intercalaire de matériau diélectrique 14 tout en préservant une partie de couche de garniture 22 sur les flancs de l'ouverture 20. Au terme de la gravure sèche, la zone dopée 12 du substrat est de nouveau exposée au fond de l'ouverture 20 et les flancs de l'ouvertures sont garnis par le reliquat de la couche de garniture 22. Le diamètre d de l'ouverture 18 est à présent diminué d'une quantité équivalente au double de l'épaisseur de la couche de garniture 22 qui tapisse les flancs latéraux de la couche intercalaire 14. La partie de la couche de garniture 22 qui demeure sur les flancs est encore désignée par "espaceur latéral". Son épaisseur dépend de l'épaisseur initiale de la couche de garniture 22, de même que des conditions de gravure. Elle est, par exemple, de $0,07\ \mu\text{m}$. Elle est utilisée pour étrécir à volonté l'ouverture 20 pour que cette ouverture présente un nouveau diamètre minimisé de valeur d .

La figure 5 montre le dépôt conforme d'une couche de métal 24, du cuivre dans cet exemple, qui comble l'ouverture étreécie 20 de diamètre d et qui recouvre la surface libre de la couche intercalaire 14 en formant une surface externe substantiellement uniforme. Dans l'ouverture étreécie 20, la couche de métal 24 emplit le volume délimité par la couche de garniture 22 et présente un diamètre égal à d .

La figure 6 illustre une étape de planage. Le substrat est soumis, par exemple, à une abrasion mécano-chimique qui permet d'éliminer la partie de la couche de métal 24 située sur la face principale de la couche intercalaire 14. L'abrasion peut avoir lieu avec arrêt sur la couche intercalaire 14. Elle peut aussi être poursuivie pour réduire l'épaisseur de la couche intercalaire 14 et celle du métal 24. Au terme de cette étape, le dispositif présente une face plane 26 à laquelle affleure le métal 24, qui constitue désormais un plot de connexion 30 de diamètre minimisé d . La couche intercalaire 14 et la couche de garniture 22 affleurent également à la face 26. Le plot de connexion 30, relié électriquement à la zone dopée 12 peut être connecté à d'autres parties de circuit se trouvant sur le substrat ou en dehors du substrat. La face plane 26 peut être également mise à profit pour le dépôt d'autres couches et pour le parachèvement du circuit intégré du substrat. La fabrication d'une piste de câblage ou d'interconnexion peut avoir lieu également de la façon décrite ci-dessus en pratiquant dans la couche intercalaire une ouverture sous la forme d'une gorge qui présente un tel diamètre minimisé d .

Le procédé proposé selon l'invention, non seulement permet d'augmenter considérablement la densité d'intégration, mais encore améliore énormément le rendement de fabrication des circuits intégrés réalisés sur un même substrat, ce qui est très important dans le régime de concurrence industrielle actuel. Ce procédé permet de réaliser des connexions dont au moins une dimension est inférieure à $0,1\ \mu\text{m}$ c'est-à-dire une dimension (d) appelée "dimension ultime" qui est inférieure à celle accessible par la technique de masquage par photolithographie de l'étape a). La miniaturisation des circuits est particulièrement importante pour réaliser des dispositifs de plus en plus petits qui

nécessitent moins de matériaux de fabrication et donc dont la fabrication est moins polluante. Le procédé décrit plus haut est particulièrement utilisé pour réaliser des circuits intégrés à haute densité d'intégration nécessaire à la réalisation industrielle de dispositifs mobiles appelés terminaux mobiles, tels que les téléphones mobiles; les appareils de communication sans fil; les appareils d'émission/réception. Ce procédé est aussi utilisé dans la réalisation industrielle de dispositifs électriques ou électroniques miniaturisés, sans fil ou avec fil, à usage grand-public tels que vêtements-téléphones ou vêtements avec des capteurs ou des puces porteuses d'informations; ou tels que des capteurs miniaturisés portables à usage professionnel; ou des capteurs miniaturisés portables à usage médical tels que des appareils médicaux miniaturisés pour la détection d'anomalie de santé ou des prothèses, etc.

Revendications

1. Procédé de réalisation de moyens de connexion électrique sur un substrat, comprenant les étapes suivantes de :
 - 5 a) dépôt d'une couche de matériau intercalaire (14) sur un substrat,
 - b) formation d'un masque de gravure (16) sur la couche intercalaire (14), ce masque présentant au moins une fenêtre (18) avec des dimensions supérieures à des dimensions prévues pour les moyens de connexion à réaliser,
 - 10 c) gravure de la couche de matériau intercalaire (14) à travers la fenêtre (18) du masque pour y pratiquer au moins une ouverture (20) avec des flancs latéraux, pour la réception des moyens de connexion,
 - d) garniture des flancs latéraux de l'ouverture avec un espaceur (22) pour étrécir l'ouverture,
 - 15 e) dépôt d'au moins un matériau conducteur (24) de façon à remplir l'ouverture étreécie, et,
 - f) traitement d'abrasion pour éliminer un excès du matériau conducteur en dehors de l'ouverture étreécie.
2. Procédé selon la revendication 1, dans lequel lors de l'étape a) on utilise un matériau diélectrique pour former la couche intercalaire (14) et lors de l'étape e) on utilise
20 un matériau conducteur métallique (24).
3. Procédé selon l'une des revendications 1 ou 2, dans lequel l'étape d) comprend le dépôt conforme d'une couche (22) de matériau de garniture isolant, puis une gravure anisotrope de cette couche de façon à en préserver une partie sur les flancs de
25 l'ouverture (20).
4. Procédé selon l'une des revendications 1 à 3, dans lequel on effectue la garniture des flancs de l'ouverture (20) avec un matériau diélectrique du type à faible constante diélectrique (k).
30
5. Procédé selon la revendication 4, dans lequel le matériau diélectrique de la couche de garniture (22) est choisi parmi le verre fluoré, le verre déposé à la tournette et l'oxyde de silicium carboné.
- 35 6. Procédé selon l'une des revendications 1 à 5, dans lequel la fenêtre du masque (18) coïncide avec au moins une partie active (12) du substrat, et dans lequel ladite partie active (12) du substrat est mise à nu lors de la gravure de la couche de matériau intercalaire (14) à travers la fenêtre (18) du masque.

7. Procédé selon l'une des revendications 1 à 6, dans lequel on grave des ouvertures (18) traversant la couche intercalaire (14) de part en part.
- 5 8. Procédé selon l'une des revendications 1 à 7, dans lequel on forme le masque (16) selon une technique de photolithographie, et dans lequel les ouvertures étreuies (20) ont des dimensions (d) appelées dimensions ultimes qui sont inférieures à celles accessibles par ladite technique de photolithographie.
- 10 9. Procédé selon l'une des revendications 1 à 8, dans lequel les moyens de connexion comportent des pistes de câblage et/ou des bornes et/ou des passages conducteurs inter-couches.
-
- 15 10. Dispositif à circuit intégré comprenant des moyens de connexion (30) encastrés dans des ouvertures (20) d'une couche intercalaire (14), affleurant à un bord des ouvertures, dans lequel lesdites ouvertures (20) présentent des flancs tapissés d'espaceurs latéraux (22) isolants, et sont réalisées selon le procédé d'une des revendications 1 à 9.
- 20 11. Dispositif selon la revendication 10, dans lequel les espaceurs (22) sont en un matériau diélectrique du type à faible constante diélectrique.
- 25 12. Dispositif selon l'une des revendications 10 ou 11, dans lequel les moyens de connexion comportent des pistes de câblage et/ou des plots de contact et/ou des passages conducteurs inter-couches avec au moins une dimension inférieure à 0,1 μm .
13. Dispositif électrique ou électronique, avec fil ou sans fil, comprenant au moins un dispositif à circuit intégré selon l'une des revendications 10 à 12.

"PROCÉDÉ DE RÉALISATION DE MOYENS DE CONNEXION ÉLECTRIQUE DE DIMENSIONS ULTIMES ET DISPOSITIF COMPRENANT DE TELS MOYENS DE CONNEXION"

Abrégé

5

La présente invention concerne un procédé de réalisation de moyens de connexion électrique sur un substrat, comprenant les étapes suivantes :

- a) le dépôt d'une couche de matériau intercalaire (14) sur un substrat (10),
- b) la formation d'un masque de gravure présentant au moins une fenêtre,
- 10 c) la gravure de la couche de matériau intercalaire selon le masque pour y pratiquer au moins une ouverture,
- d) la garniture des flancs latéraux de l'ouverture avec un espaceur (22) pour rétrécir l'ouverture,
- e) le dépôt d'au moins un matériau conducteur (24) de façon à emplir l'ouverture
- 15 rétrécie, et,
- f) un traitement d'abrasion pour éliminer un excès du matériau conducteur en dehors de l'ouverture.

15

L'invention trouve une application à la réalisation de pistes de câblage de plots de contact et de passages conducteurs.

20

Figure 6.

1 / 2




FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ ~~BLURRED~~ OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.